FPGA中数字信号处理模块改进方案设计文献综述
Xilinx和Intel生产的许多先进现场可编程门阵列中，通常采用具有较高的固定位宽乘法器的数字信号处理模块，它们往往不能高效支持低位宽乘累加运算。然而在近年来的深度学习中，低精度的网络可以更有效地训练模型。
为解决这一问题，国内外很多知名机构和高校都对FPGA进行研究。在全球市场中，Xilinx、Altera两大公司对FPGA的技术与市场占据绝对垄断地位。Virtex系列是Xilinx的高端产品，也是业界的顶级产品。Xilinx以其Virtex-5和Virtex-4系列FPGA产品引领现场可编程门阵列行业[1]。Virtex-4系列的FPGA采用了高级硅模组(Advanced Silicon Modular Block，ASMBL)架构。ASMBL通过使用独特的基于列的结构，实现了支持多专门领域应用平台的概念。每列代表一个具有专门功能的硅子系统，如逻辑资源、存储器、I/O、DSP、处理、硬IP和混合信号等[2]。Xilinx公司通过组合不同功能列，组装成面向特定应用类别的专门领域FPGA。
国外对低精度DSP的研究已久。在深度学习(Deep Learning, DL)推理任务中使用降低精度的方法，不仅可以显著提高加速器的性能，还可以极大地减少模型内存占用和所需的外部内存带宽。通过适当的网络返回调整，降低精度的网络可以达到接近或等于全精度浮点模型的精度。由于DL推理中使用的精度范围很广，最新Intel和Xilinx FPGA中的嵌入式DSP块本身不支持低于18位的精度，因此不能有效地封装低精度乘法，导致DSP块未得到充分利用。因此，来自加拿大的Andrew Boutros等作者[3]提出了一种增强的DSP块，它可以有效地封装低精度位乘法，而块面积开销为12%，仅使FPGA核心面积增加0.6%。
此外，自然架构采用了16位可重构DSP块来加速算法计算，然而，它们的固定精度阻碍了混合宽度算术电路的有效重用。Rakesh Warrier等作者[4]提出了一种针对自然的改进DSP块架构，具有对时间折叠和运行时可破性的原生支持。所提出的DSP块可以在同一时钟周期内计算多个子宽操作，并可以在不同周期内动态切换子宽和全宽操作。同时，作者验证了所提出的动态可破碎DSP块的有效性。与现有的nature全精度DSP块相比实现了高度紧凑、节能的设计。
相比于国外，国内的研究发展缓慢，但是FPGA逐渐被大家使用。刘烨等[5]使用FPGA设计TMSR保护系统的数字信号处理以及逻辑处理功能模块，同时通过软件仿真和硬件测试，为FPGA功能验证和确认打基础。该文的软件仿真和硬件测试结果表明在TMSR保护系统内使用FPGA实现数字信号处理与逻辑处理在技术上是可行的。
在数字信号处理系统设计方面，王韩等[6]研究了一种基于TS201与FPGA的数字信号处理系统设计，该系统利用链路口将ADSP TS201与FPGA互连，组成灵活的三点环形架构，具有很强的运算能力和较高的灵活性。王韩[7]以某VPX信号处理平台项目为依托，针对国内外商用VPX数字信号处理板的不足，以TS201芯片和FPGA芯片为运算核心，设计并实现了一块运算性强、灵活性高、可扩展能力强的VPX数字信号处理板卡。
另外庞博设计了一种基于FPGA DSP架构的高频测速声纳数字信号处理平台[8]，该平台有助于完成声纳回波信号采集，传输，实时处理等功能的设计与实现，并解决了以往高频测速声纳数字信号处理平台在实际使用中存在的一些问题。许智勇[9]等利用DSP芯片和FPGA系统提出一种双通道的数字信号处理平台的构建方法，所设计的平台具备实时处理信号的功能，可编程性好，架构简单等特点。
国内也有一些学者对基于FPGA的基带数字平台作出研究，齐志强[10]设计了一种基于FPGA COM Express的基带数字处理平台，该平台将系统运算分为两类，将数据运算量大，实时性要求高但结构简单的部分用FPGA实现，将数据量少但控制结构复杂、实时性要求低的部分用COM Express实现,能够灵活实现常用的基带数字信号处理系统所需的信号采集、运算、控制和输出，具有设计灵活多样，开发简单易行，研发周期短等优点。
以上是毕业论文文献综述，课题毕业论文、任务书、外文翻译、程序设计、图纸设计等资料可联系客服协助查找。
