文献综述（或调研报告）：
文献[1]中，基于信道极化理论提出的极化码，在较低的计算复杂度下能够达到信道香农极限，而且其性能优势随着码长的增大更加明显。信道极化理论在文献[2]已经被详细阐述了，并且基于此现象给出了极化码的构造方法，进一步分析了在BEC信道下极化码的极化特性。同时E．Arikan还在文献[3]提出了一种新的极化码构造方法，并将其与RM码的构造方法进行比较，通过BP译码算法仿真结果进一步比较极化码和RM码的性能。在文献[4]中，R.Moil和T.Taka在此基础上针对任意对称二进制无记忆信道提出了一个新的被证明可实现的编码构造方法，而且证明了计算复杂度和码长N成线性关系，之后对上述的三种构造方法进行了分析比较，并提出了更加有效的极化码的构造方法。
有关极化码性能和应用的大量科研课题在极化码被提出以后，引起了学者们的极大兴趣。对极化码的极化率、误码率界限、极化码的构造进行了明确的证明[5]。并且在文献[6]中，R.Mori和T.Tanaka进一步强调了码长足够长时，误码率所满足的上下限。与此同时，也推广了极化码在其他信道中的应用研究。例如在二进制转播信道的压缩转发技术中的Wyner-Ziv视频编码技术，以及在在衰减和非衰减平行信道中的应用。在信源编码以及信息安全等方面也有较多的学者在研究。
E.Arikan在文献[7]提出的SC(译码算法，具有复杂度O(NlogN)。随后提出了极化码的BP译码算法，文中极化码的描述用一个稀疏系数图来表示。在文献[2]中，将其与RM码进行译码性能的比较，同时也说明了BP译码算法相比于SC译码算法性能有显著的提升。对于BEC信道来说，使用超完备的因子图表示法能提高BP译码性能，然而在二进制高斯白噪声信道上却不能提高译码的性能，这是由于BP译码器消息传递调度的灵敏度引起的。在文献8]中S.Kahraman等人对基于维特比算法的最大似然译码器进行了改进，把译码问题转化到求解欧氏距离上，但是此算法只对短的极化码有效。2006年J.Feldman说明了如何使用线性规划来对二进制线性码进行译码[9]。N.Goela等人在此基础上介绍了极化码的线性规戈LP码算法，它专门针对有一定的结构的高密度校验码[10]。LP译码算法的一个优点是，它不涉及任何额外的调度。另外，紧凑的结构体(例如使用超完备表示法)也能提高译码器的性能。
E.Arikan在文献[1]证明了当码长足够大时，误码率在SC译码算法下满足的条件。文献[11]H.Hassani等人对SC译码强健性理论进行了讨论。此外许多学者针对SC译码算法提出了很多改进的算法。极化码的构造过程中有信息位和冻结位的选择问题，这个选择界定有个“灰色地带”，在SC译码过程中，把不稳定的信息位和稳定的冻结位结合起来，称为内码，增加的计算复杂度与构造的内码的维度成线性关系[12]。文献[13]中A.Vardy提出SCL译码，此改进的译码算法有一个参数list size，当L=1时则是原始的SC译码算法。三选取不同值时仿真并分析极化码译码的误码率，并推导出空间复杂度从o(nlogn)降为o(L*n)，时间复杂度为o(L*nlogn)。随后又有学者提出了list CRC的译码算法，此算法不仅降低由于list size引起的复杂度，而且降低了误码率[14]。在文献[15]中，K.Chen、K.Niu and J.R.Lin提出的LSC(List sc)译码算法也能够提高极化码的性能。相比传统的SC译码算法相比，LSC在译码过程同时产生三条最佳候选链路来降低错过正确的译码码字的事件发生。该算法的复杂是o(L*nlogn)，其中Ⅳ和￡分别是代码长度和链路的大小。仿真结果表明LSC译码算法在BEC信道和二进制的AWGN信道上表现出显著的性能改善。
在，K.Chen和K.Niu提出了SCS译码算法改善极性码的性能。不同于传统的SC译码由一个局部最优策略依次决定比特，SCS算法使用一个有序的堆栈存储一定数量的候选路径，并通过搜索堆栈中最佳路径来找到全局最优估计。在二进制加性高斯白噪声信道中的仿真结果表明，SCS算法和SCL算法具有相同的性能，并且接近最大似然算法。此外，SCS译码算法的时间复杂度比SCL算法低得多，而且在高SNR值时非常接近SC算法。
SC译码算法的硬件实现最初是由Montrrsquo;eal，Qursquo;ebec和La Jolla文献[17]中提出的，他们证明sc译码算法的硬件实现复杂度实际可以为o(n)。因为sc译码的因子实现图具有类似快速傅立叶变换的结构，所以该译码器被称为“FFT-like SC decoder”。
在此基础上，A．Mishra等人文献[18]中首次提出了极化码SC译码器的ASIC实现方法。实现的ASIC依赖于一个半并行结构，它重复使用处理资源来达到高的硬件效率。在增加非常有限复杂度的情况下，推测性的译码技术可以提高了25％的吞吐量。由此产生的结构是基于180nm技术来实现的，所组装的芯片工作时钟为150MHz和使用183k逻辑门。已经使用一个FPGA测试装置验证过，对极化码SC译码器真正的硅复杂性提供了参考。
Alexios Balatsoukas-Stimming和Andreas Burg文献[19]中提出算法改进和极化码的LSC译码算法硬件结构。更多的特别是，硬件体系结构最后综合使用UMC 90nm VLSI技术，产生的译码器可以实现高达103Mbps的编码的吞吐量。
Alptekin Pamuk文献[20]中把置信传播译码算法在日渐流行的硬件平台现场可编程门阵列上实现。这个硬件实现结构支持任何码率，而且在在硬件复杂度和吞吐量方面是相当灵活的。
以上是毕业论文文献综述，课题毕业论文、任务书、外文翻译、程序设计、图纸设计等资料可联系客服协助查找。
