{title}{title}
|
文献综述（或调研报告）： 参考文献1提出了一种高精度的LDO线性稳压器的设计，包括基准电路、误差放大器、功率调整管模块和反馈电阻四个主要模块，根据一款经典的LDO结构分析了集中性能指标之间的折衷取舍；分析了LDO环路设计稳定性的难点并且介绍了简单的频率补偿方法。基于华虹0.35mu;mBCD工艺，输出电压范围在0.8V-3.6V之间，最小启动时间大约为100mu;s，由外部偏置电源支持，输入电压可以低至0.9V，具有极低的dropout电压和出色的瞬态电压。其中误差放大器使用折叠共源共栅结构。该设计精度很高，功耗较低，外围电路简单，节约了成本和面积，系统对负载的调节能力很强，并且可以适用于不同的应用场景。 参考文献2研究与设计了一种低功耗高PSRR的片上LDO，针对嵌入式Flash芯片，不仅达到了非常低的静态电流，静态功耗非常小而且还有效地提高了LDO 的电源抑制比，使它所能提供的电压中包含的输入噪声非常小，有效地抑制了输入电源噪声。其中对于电源电压抑制比的改善主要在于两点。一是通过串联调整PMOS管对PSRR改进，主要方法是使PMOS的栅端和源端都含有相同的电源电压干扰噪声，具体实现可以从让PMOS的栅端和源端都不含电源电压干扰噪声和栅端和源端都含全部的电源电压干扰噪声两方面来实现。二是Bandgap对PSRR的改进，由于LDO本身的工作原理，一个精确基准电压源的设计也是非常关键的。一方面，LDO通过负反馈调节；另一方面，电源电压如果不稳定，会严重影响系统性能。 参考文献3设计了一种高精度低压差线性稳压器。提高基准电压源精度主要是降低温度对其带来的影响，在设计中采用了耗尽增强型电压基准来屏蔽温度对基准电压源带来的影响，设计了受温度影响极小的高稳定性电压基准源。为提高误差放大器增益，设计的误差放大器采用的是共源共栅两级放大器。为提高在大电流下低压差线性稳压器的稳定性，设计中采用大尺寸的PMOS作为调整管，降低了调整管的导通电阻。为了降低待机功耗在LDO中加入了使能模块，在待机模式下除使能模块工作外，其他模块全部被关闭，以达到降低待机电流的目的。 参考文献4针对移动设备低功耗的要求,基于GSMC 0.18mu;m CMOS 集成电路工艺,设计了一种新型无片外电容低压差线性稳压电路。在传统结构的基础上,用经温度补偿的恒流源替代反馈电阻,并将此恒流源作为基准电压源电路及误差放大器偏置参考电流,降低了静态功耗,同时对输出电压实现了温度补偿且可调。 参考文献5设计了一种给单片毫米波集成电路(MMIC)中射频低噪声放大器(LNA)供电的电源模块。该电源模块集成在MMIC中并利用低压差线性稳压器(LDO)提供稳定的低噪声电源电压。由于传统LDO结构噪声较大，因此设计了一种电压预调节和RC低通滤波相结合的新型LDO结构来降低电路噪声，并针对RC低通滤波电路启动慢的缺点提出了一种快速启动的电路结构。 参考文献6设计了一种可用于射频前端芯片供电的高电源抑制比（PSRR）无片外电容CMOS低压差线性稳压器（LDO）。基于对全频段电源抑制比的详细分析，提出了一种PSRR增强电路模块，使100 kHz和1MHz处的PSRR分别提高了40dB 和30dB；加入串联RC补偿网络，保证了电路的稳定性；在LDO输出至误差放大器输入的反馈回路引入低通滤波模块，降低了由于输出端接不同负载对反馈回路的影响。 参考文献7设计了一种具有高PSRR和增强瞬态响应的外部无电容低压差（LDO）稳压器。 这个设计是应用一个可以吸收过大电流的复制电路。过电流牵引（ECP）技术降低了等效输出阻抗，以增强瞬态响应。无电容LDO没有大输出电容，因此主极点应放在传输晶体管的栅极。 因此，需要一个电路来使电流等于流过具有反相的传输晶体管输出阻抗的电流。PMOS调整管可用于此目的，但它应产生相反的相电流。 参考文献8设计了一种没有输出电容的高PSRR LDO线性稳压器。为了实现高PSRR，需要高增益，高带宽误差放大器。方法是将滞后补偿和米勒补偿结合起来。米勒补偿可以降低主极点的频率，并将主极点与非主导极点分开。然而，单独的米勒补偿不能满足放大器的中频带增益将急剧下降的要求，这意味着当主极点的频率下降太多时，PSRR很差。基于上述米勒补偿的滞后补偿被应用于在20KHz内实现更大的放大器增益和大于45度的修正相位裕度。仿真结果证明了该方法的有效性。该设计被证明是提高电力系统集成度的可行方法。 参考文献9设计了一种CMOS低压差稳压器（LDO），它具有高电源抑制比（PSRR），可通过所提出的电源纹波前馈路径实现。LDO非常简单，包括两个额外的低通滤波器。实现高PSRR的一些现有方法背后的主要思想是提供信号路径以将电源纹波复制到功率晶体管的栅极以具有纹波消除。采用由功率晶体管的电源和栅极之间的二极管连接的晶体管实现的电压减法器，以改善低频范围内的PSRR。基于以上考虑，提出了嵌入式前馈路径（EFFP）以从电源提取波纹并将波纹再生到功率晶体管的栅极以改善PSRR。 所提出的结构简单地重用传统LDO中的缓冲级，因此不消耗额外的静态功率。仅添加了两个低通滤波器（LPF）。 参考文献10介绍了一种采用65纳米CMOS工艺实现的LDO，频率超过10 MHz并且负载电流在100 mA内时，PSRR gt; 60 dB。通过体现自适应负载电流跟踪方案的自适应前馈纹波消除（FFRC）技术实现高PSRR。通过基于NMOS的功率级结构，LDO还实现了80 mV的极低压差，并且具有非常小的过冲和下冲，分别是2 mV和4 mV。FFRC包括从电源到LDO输出的并行前馈信号路径的增强，减轻了电源的噪声传输。FFRC技术的有效性很大程度上需要通过增强前馈信号路径的增益来确定，其中最佳前馈增益是随负载电流变化的动态参数。 以上的论文或全文或部分地对LDO进行了设计介绍，为我提供了参考与分析，可以从中对比出合适的技术运用于我的毕业设计之中，还为毕业设计带了多种优化方案，可以在标准的基础上，达成更高的性能。 |
|
|
四、方案（设计方案、或研究方案、研制方案）论证： 阅读了参考文献之后，基本确认了要用的结构。不同结构实现输出电压稳定的工作原理大致相同。都有几个主要的组成部分：调整电路、取样电路、取样放大和基准电路。由此设计了一个LDO线性稳压器基本结构。
其中包括（1）基准电压源；基准电压是整个LDO 环路的起点，精度、温度性能等特性均受其影响。基准电压VREF 被用来作为一个比较的基准电压接在误差放大器的一个输入端。作为误差放大器的基准，基准电压源的精确度直接影响到输出电压的准确性。（2）误差放大器；误差放大器是整个LDO 环路的核心部分，输出阻抗、增益、带宽和转换速率等都是误差放大器的重要参数。决定了LDO 的稳定性和精度，控制着功率调整管。通过负反馈环路的作用，功率调整管的电流大小随着电压的差值会发生相应的变化，从而使输出电压维持在一个稳定的状态。（3）功率调整管；功率调整管也称为导通器件。在LDO 环路中，为了向负载提供合适的大电流通路，所以需要选取合适的功率调整管，有耐压高、允许一定功耗、电流增益大等要求。（4）反馈网络；R1 和R2 串联起来简化作为LDO 的反馈网络，根据需要，可以更换R1 和R2的阻值，或者增加电阻的数量，可以得到不同的输出电压，也可以分压给其它模块提供所需要的基准电压。 结构确定之后，需要确定LDO的几个关键指标。第一，电源电压抑制比PSRR。PSRR反映了LDO的输出电压对电源电压的扰动的抑制能力。电源在给LDO 线性稳压器提供电压的同时，会意外地产生一些输入噪声。这些噪声会影响LDO 线性稳压器的输出电压，直接关系到LDO 输出波纹的大小。对于简单的LDO 结构，提高PSR 的方法有两个，一是增大误差放大器的开环增益，二是提高环路的反馈系数。对于第二种方法，可以理解为随着输出电压的增大（参考电压保持不变），PSRR 越差。第二，稳定性。LDO 线性稳压器的整体环路属于负反馈系统。为了得到更好的输出电压，只有解决了振荡，才能解决LDO 的系统稳定性问题。反馈电路保持稳定的判据是保证环路增益在环路增益为0dB时的频率处相移小于180°。由于这个不稳定点的存在，采用相位裕度（PM）表示在环路增益为0dB时的频率处相位在达到180°之前具有多大的余量。相位裕度大于45°时，负反馈系统能够稳定，但相位裕度并不是越大越好，一般认为，相位裕度为60°是最合适的数值。除了这两个关键指标，还有一些指标也非常重要：（1）负载调整率：输出电压的变化会受到负载变化的影响。负载调整率反映了LDO 的稳压能力，电源的性能越好，其负载的变化将会对输出电压的变化造成的影响越小。（2）线性调整率：输出电压不随输入电压的变化而发生变化的能力。（3）输出噪声：输出噪声主要是LDO 线性稳压器电路内部产生的噪声而不是外界环境的噪声，内部的噪声主要由电阻等器件产生这个指标主要反映了LDO 的噪声特性。 电路与指标确认后，就是具体的实现方法。首先，基准电压源采用带隙基准源，采用这种结构的基准在电源电压很低的情况下也同样能够正常地工作，准确度也得以保证，从而构成能够稳定的工作的LDO 线性稳压器。由于是做芯片的一部分，带隙基准源不用我自行设计，但是需要考虑带隙基准源带来的噪声的问题，尽可能地减小带隙基准源对输出电压的影响；其次，误差放大器，是电路中最关键、最核心的部分，采用以共源共栅PMOS为负载的折叠共源共栅运算放大器。运算放大器已经在本科的课程中学习过，而具体的参数需要的具体的电路中仿真来获得；之后，功率调整管仍然使用PMOS，相比NMOS，PMOS需要更大的尺寸才能满足需求，但是其有耐压高、允许一定功耗、电流增益大的优点，最终选择PMOS；最后，反馈网络由两个电阻组成，电阻的比值需要通过输出电压与基准电压确定，而具体的大小还与电路的稳定性相关，还需要进一步考虑。 以上就是通过参考文献确定下来的最终的实施方案。 [1]邹建宁.一种高精度LDO线性稳压器的设计[D].西安电子科技大学,2015. [2]金禹铮.低功耗高PSR的片上LDO研究与设计[D].上海交通大学,2014. [3]林国伟.高精度LDO设计及仿真[D].电子科技大学,2016. [4]陈迪平,应韬,董刚.一种适用于移动芯片的低功耗低温漂LDO电路[J].西安电子科技大学学报2018,45(6):57-62 [5]宋飞,蔡俊,李杨,等.射频LNA的低噪声LDO电源设计[J].电子技术应用 2018,44(5):29-32 [6]张伟,袁圣越,田彤.一种高电源抑制比无片外电容LDO设计[J].电子设计工程,2018,26(3):93-97 [7] M. Nasrollahpour, S. Hamedi-Hagh, Y. Bastan and P. Amiri, 'ECP technique based capacitor-less LDO with high PSRR at low frequencies, minus;89dB PSRR at 1MHz and enhanced transient response,' 2017 14th International Conference on Synthesis, Modeling, Analysis and Simulation Methods and Applications to Circuit Design (SMACD), Giardini Naxos, 2017, pp. 1-4. [8] Y. Yang, Y. Yuan, L. Wu and X. Zhang, 'A High PSRR Low Drop-out Linear Regulator without Output Capacitor,' 2018 IEEE International Conference on Electron Devices and Solid State Circuits (EDSSC), Shenzhen, 2018, pp. 1-2. [9] J. Guo and K. N. Leung, 'A 25mA CMOS LDO with minus;85dB PSRR at 2.5MHz,' 2013 IEEE Asian Solid-State Circuits Conference (A-SSCC), Singapore, 2013, pp. 381-384. [10]J. Jiang, W. Shu and J. S. Chang, 'A 65-nm CMOS Low Dropout Regulator Featuring gt;60-dB PSRR Over 10-MHz Frequency Range and 100-mA Load Current Range,' in IEEE Journal of Solid-State Circuits, vol. 53, no. 8, pp. 2331-2342, Aug. 2018. |
|
资料编号：[194044]
