基于NE564构成锁相倍频器的研究
摘 要
本文介绍NE564的功能是输出信号与参考信号之间的比较，然后经过环路滤波产生的电压信号控制严控振荡器来实现频率的跟踪、捕捉和锁定，其多功能单片集成锁相环路的内部结构及基于该锁相环路的锁相调频、鉴频系统。具有调制性好、载频稳定度高的优点，不需要更改电路结构就可以实现自由振荡、压控振荡、直接调频和锁相调频与调相的功能。
关键词：倍频、锁相环路、NE564、74LS93N、分频、压控振荡器
- 锁相倍频器的目的和意义
随着数字电路技术的发展，尤其是大规模集成电路及微处理机的广泛应用，是的通信与控制方面一些复杂的、灵敏的信号处理方法能在数字域付诸实施。锁相环是相干数字通信系统中的关键部件，为了与数字系统兼容，吸收数字电路固有的可靠性高、体积小、价格低等优点，人们在发展模拟锁相环的同时，亦致力于发展数字锁相环。狮子锁相环除具有数字电路的优点外，还解决了若干模拟环遇到的难题，如直流零点漂移、部件饱和、必须进行初始校准等。此外还具有对离散样值的实时处理能力[1]。
锁相环为无线电发射中使频率较为稳定的一种方法。锁相的意义是相位同步的自动控制，能够完成两个电信号相位同步的自动控制闭环系统叫做锁相环，简称PLL。它广泛应用于广播通信、频率合成、自动控制及时时钟同步等技术领域。锁相环主要由相位比较器（PC）、压控振荡器（VCO）、低通滤波器三部分组成[2]。
在锁相环路中插入分频器，改变分频次数就可实现任何倍数的倍频。倍频器广泛用于发射机、频率合成器和其它信息的传输和处理系统中。在发射机中利用倍频器可以将晶体振荡器产生的较低振荡频率倍增到所需的载波频率，或者将间接调频器产生的低载频和小频偏调频波倍增到高载波和大频偏的调频波。在频率合成器中，利用倍频器可以由一个稳定振荡频率产生出众多频率的稳定振荡信号。随着数字信号处理技术的发展，倍频功能可在数字信号处理器中用软件实现。
- 国内外研究概况
关于PLL的最早研究始于20世纪30年代，其数学理论的原理出现在20世纪30年代无线电技术发展的早期。同步控制理论建立于1930年。1932年，法国工程师Berthyscize发表了锁相环的数学描述和同步检测理论，并首次发表了PLL的数学描述。锁相技术首先用于同步接收，为同步检测提供与输入信号载波相同频率的局部参考信号，在低信噪比条件下工作，在没有大信号检测时导致失真。由于电路结构复杂，成本高，在当时并没有得到广泛的应用。1943年，PLL首次应用于黑白电视接收机的水平同步电路。它可以抑制外部噪声对同步信号的干扰，从而避免了由噪声干扰引起的扫描随机触发引起的图像抖动的图像。使电视画面在屏幕上稳定清晰。随后，采用锁相电路对彩色电视接收机中的彩色脉冲序列进行同步。从那时起，锁相环得到了快速的应用和发展[3]。
在20世纪50年代，随着空间技术的发展，锁相环(PLL)被Jaffe Yaffey和Richting Rechtin成功地用作导弹信标的跟踪过滤器[4]。他们第一次发表了一篇名为“关于锁相环的噪声效应的理论分析”的文章。解决了PLL的优化设计问题。空间技术的发展促进了PLL及其理论的进一步研究，极大地促进了PLL技术的发展。
