全文总字数：926字
毕业论文课题相关文献综述
锁相环（Phase-LockedLoop，简称PLL）是无线电发射中用于稳定频率、统一整合时脉信号，使得内存能够正确的存取资料的一种常见技术。锁相器具有良好的窄带跟踪特性，可以很好地选择所需频率的信号，抑制杂散分量，并且避免了使用大量滤波器麻烦，有利于实现集成化和小型化。许多电子设备需要将外部的输入信号和内部的振荡信号同步，才能实现正常工作，这时利用PLL就可以实现电子设备正常工作的目的。锁相环是一个以相位误差为控制对象的反馈控制系统，是将参考信号与受控振荡器输出信号之间的相位进行比较，产生相位误差电压来调整受控振荡器输出信号的相位，从而使受控振荡器输出频率与参考信号频率相一致。在两者频率相同而相位并不完全相同的情况下，两个信号之间的相位差就能稳定在一个很小的范围内。PLL虽然具有很高的工作频率及较窄的带宽、相位噪声低、杂散抑制好等优点，但是频率分辨率较低，同时切换时间长，为了避免PLL的缺点，1971年3月美国学者首次提出了直接数字频率合成(DirectDigitalFrequencySynthesis简称DDS或DDFS)技术。
DDS是一种从相位概念出发直接合成所需波形的新的全数字频率合成技术,是一种把一系列数字形式的信号通过DAC转换成模拟形式的信号的合成技术，目前使用最广泛的一种DDS频率合成方式是利用告诉存储器作查找表，然后通过告诉DAC输出已经用数字形式存入的正弦波。与传统频率合成技术相比，DDS技术的频率分辨率非常高、变频速度比较快，且变频相位连续、相位噪声低，容易实现对输出信号的多种调制，正是由于这些有别于其它频率合成方法的优越性能和特点，使DDS技术得到了迅速的发展。DDS具有很高的频率分辨率力，同时切换时间短，缺点是频率上限低和杂散较大。
低相位噪声、低杂散、高分辨率和高稳定度、捷变频已成为频率合成器发展的主要趋势。随着通信、广播、数字电视、卫星定位、航天航空、雷达等的发展，各种技术对频率合成器提出的要求越来越高,频率合成器也受到越来越多的挑战。PLL和DDS二者优缺点互补，可以将其组合起来，取长补短，从而使频率合成信号源的性能大幅提高，这种方法在现代社会得到很好的发展。
以上是毕业论文文献综述，课题毕业论文、任务书、外文翻译、程序设计、图纸设计等资料可联系客服协助查找。
